5nm以下の半導体ノードにおける次世代計測の課題

半導体製造は物理的な限界を押し広げている。

製造プロセスが5ナノメートル（nm）の閾値を下回り、3nmや2nmノードに到達するにつれて、シリコンウェハーの測定および検査に使用される方法も適応していく必要がある。

計測学、すなわち測定の科学は、深刻な技術的ボトルネックに直面している。このスケールで欠陥を正確に検出し、臨界寸法（CD）を測定するには、光学検査および電子ビーム検査において全く新しいアプローチが必要となる。

ここでは、5nm以下のレベルで直面する主な計測上の課題と、業界がそれらにどのように対処しているかについて分析します。

複雑な3Dアーキテクチャへの移行

古い世代のトランジスタは、ほとんどが平面型だった。 5nm以下の設計 ゲートオールアラウンド（GAA）電界効果トランジスタやナノシートのような複雑な三次元構造に依存している。

計測ツールは、隠れた形状、アンダーカット、高アスペクト比の溝も測定する必要がある。従来の2Dトップダウンスキャン 電子顕微鏡法 （CD-SEM）では、これらの多層構造における深さを正確に捉えたり、内部に埋もれた欠陥を特定したりすることができません。エンジニアは、ウェハを破壊することなく不透明な層を透過できる装置を必要としています。

5nm以下のウェハー検査における主な課題

1) 解像度とスループットのギャップ

光学計測は高いスループットを提供し、 ウェハーのスキャン 生産ラインにおいて。しかし、光学システムではナノメートルスケールの欠陥を検出する解像度が不足している。

逆に、電子ビーム検査は5nm以下の欠陥を見るのに必要な高解像度を提供するが、動作速度が遅すぎるため 大量生産 （HVM）。光学ツールの速度と電子ビームシステムの精度とのバランスを取ることは、製造施設にとって依然として大きな運用上の課題となっている。

2) EUVリソグラフィの測定誤差

極端紫外線（EUV）リソグラフィーは、非常に微細なパターンを作り出す技術です。EUVで使用されるフォトレジスト材料は、薄く、壊れやすく、非常に敏感です。

　　 計測ツール特に電子ビームは、これらの繊細な層に作用して測定を行うが、そのエネルギーによってレジストが収縮したり変形したりする可能性がある。構造を物理的に変化させることなく正確な寸法を測定することは困難である。

3) エッジ配置エラー (EPE)

構造が原子レベルまで縮小するにつれて、複数の半導体層を正確に重ね合わせることが不可欠となる。

わずか1～2ナノメートルの位置ずれでもエッジ配置エラー（EPE）が発生し、デバイスの完全な故障につながる。 計測システム 300mmシリコンウェハーの表面全体にわたって、層間の重なりをサブナノメートル精度で測定する必要がある。

精密工具校正の重要性

5nm以下のレベルでの測定誤差を克服するには、検査ツールの基本精度が絶対的なものでなければなりません。表面走査検査システム（SSIS）や粒子カウンターは、正確なデータ出力を保証するために、厳密な校正が必要です。

ポリスチレンラテックス（PSL）球やシリカウェーハ標準などの高品質の校正標準を使用することで、 計量学 この装置は、致命的な欠陥と無害なバックグラウンドノイズを正確に識別します。3nmノードでは、10nmの粒子でもトランジスタを破壊する可能性があります。信頼性の高いベースライン測定データを維持するには、認定されたサイズ標準を用いた定期的な装置校正が唯一の方法です。

5nm以下の計測における課題と解決策

ハイブリッド計測：未来への道

5nm以下のレベルでは、単一の測定ツールですべてを測定できないため、製造施設ではハイブリッド計測技術が採用されている。

このプロセスでは、光散乱測定、原子間力顕微鏡（AFM）、X線計測（CD-SAXS）など、複数のソースからの測定データを組み合わせる。この組み合わせたデータを 高度な分析ソフトウェアこれにより、エンジニアは測定ノイズを低減し、死角をなくし、ウェーハの高精度な3Dプロファイルを実現できます。

結論

半導体ノードの微細化は、計測をより困難にすることを保証する。

5nm以下の微細化を実現するには、従来のトップダウン検査から脱却し、認証済みのウェハ標準を用いた厳格な校正プロトコルを導入し、ハイブリッド測定技術を採用する必要がある。

3nm以降のプロセスで高い生産歩留まりを維持できるかどうかは、製造業者がどれだけ正確に測定・検証できるかに完全に依存します。

よくある質問（FAQ）

1. GAAのような3Dアーキテクチャは、なぜ測定が難しいのでしょうか？

従来の計測ツールは主に表面レベルの特徴をスキャンします。ゲートオールアラウンド（GAA）やナノシートなどの新しい3D設計には、隠れた垂直層や深い溝が含まれています。これらの内部構造は、標準的な光学ツールでは見えないことが多く、内部寸法を検証するには高度なX線計測またはハイブリッド計測が必要となります。

2. 5nm以下の欠陥検査における主なボトルネックは何ですか？

最大の課題は、解像度と生産速度のバランスを取ることである。電子ビーム（eビーム）技術は、5nm以下の欠陥を検出するために必要な高解像度を提供するが、光学検査に比べて著しく処理速度が遅い。製造ラインの速度を低下させることなく高解像度イメージングを実現する方法を見つけることは、業界にとって大きな課題となっている。

3. 5nm以下のプロセスノードにおいて、ツールのキャリブレーションが重要な理由は何ですか？

5nm以下のスケールでは、許容誤差はほぼゼロです。10nmの微粒子でさえ、トランジスタを破壊する致命的な欠陥につながる可能性があります。認定されたウェハ標準とPSL球体を用いた定期的な校正により、検査装置の精度が維持され、微細なノイズと実際の欠陥を区別できるようになります。